台積電公布3nm技術細節,明年試產,正建8000人2nm新研發中心

本文來源:芯東西

微信id:aichip001

作者:心緣

8月25日消息,在台積電第26屆技術研討會上,台積電揭秘其3nm工藝節點的更多細節,並分享了5nm後續產品N5P和N4工藝節點的相關進展。

台積電在先進位程領先的道路上一往無前,計劃3nm技術於2021年進入風險生產、在2022年開始量產,而英特爾的7nm預計最早推出也要到2022年末。

據介紹,相較5nm N5工藝,相同功耗下,台積電3nm N3性能可提高10-15%;相同性能下,N3功耗可降低25-30%;N3的邏輯密度、SRAM密度、模擬密度分別是N5的1.7倍、1.2倍、1.1倍。

同時,台積電總裁魏哲家宣布,台積電已整合旗下包括SoIC、InFO、CoWoS等3D封裝技術平台,命名為台積電3D Fabric

台積電高級副總裁Kevin Zhang和Y.P. Chin在預先錄制的視頻中提到,台積電正在其總部旁邊正建設一個專註於2nm晶片研發的新研發中心,擁有8000名工程師,將運營一條先進的生產線,該項目的第一階段將於2021年完成

作為全球晶圓代工「一號玩家」,從台積電的分享,我們可以看到全球先進位程最前沿的晶片製造技術風向。

5nm今年下半年見,3nm後年量產

在今天的台積電技術研討會,台積電介紹了5nm N5、N5P、N4工藝以及3nm N3工藝的PPA優化情況。

據悉,台積電5nm N5工藝廣泛採用了EUV技術。相較7nm N7工藝,台積電N5工藝在相同功耗下的性能提高了15%,在相同性能下的功耗降低了30%,邏輯密度為N7的1.8倍。

台積電還提到,N5的缺陷密度學習曲線比N7快,這意味著5nm工藝將比其上一節點能更快地達到更高的良率。

N5P和N4屬於5nm N5的增強版本。

N5P主要面向高性能應用,計劃在2021年投入使用。與N5相比,同等功耗下,N5P的性能可提高5%;同等性能下,N5P的功耗可降低10%。

由於與N5節點在IP上兼容,因此台積電的5nm N4工藝可提供直接遷移,性能、功耗和密度均有所增強。台積電計劃在2021年第四季度開始N4風險生產,目標是在2022年實現大批量生產。

相比5nm N5節點,台積電3nm N3在相同功耗下的性能可提高10-15%,在相同性能下的功耗可降低25-30%;邏輯密度提高70%,SRAM密度提高20%,模擬密度提高10%。

此外,台積電還介紹了專為IoT、移動和邊緣設備等低功耗設備而設計的N12e工藝,該工藝是台積電12 nm FinFET節點的增強版,擁有更低功耗、更高性能,支持超低漏電器件和低至0.4V的超低Vdd設計。

英特爾三星「摔跤」,台積電「緊俏」

近來先進位程的戰場可謂是波瀾起伏,英特爾制程進化再度跳票,三星頻傳良率不過關,唯有台積電一路喜訊不斷,不僅股價持續飆漲,躍居全球第十大市值公司,還迎來製造出10億顆7nm晶片的新裏程碑。

從率先搞定7nm的那一刻起,台積電就成了整個「地球村」的希望。除了三星、英特爾這種自帶先進位造廠的IDM巨頭,大部分的頭部晶片設計公司都跑到台積電7nm的門外排起長隊。

原因無他,制程工藝越先進,晶片性能越高、功耗越低,在市場上越有競爭力。

台積電沖得不僅快,良率還高。2018年有超過50款7nm晶片量產,代工方都是台積電。2019年,台積電代工的7nm晶片設計更是超過100種。蘋果、高通、華為、英偉達、AMD、賽靈思、聯發科等晶片巨頭都是台積電7nm的客戶。

同時,台積電的7nm N7 工藝是全球第一個在大批量生產中採用EUV的節點,而向後兼容的N6邏輯密度又提高了18%。據台積電介紹,N6具有與N7相同的缺陷密度。

台積電2019年年報顯示,這一年,台積電為499個客戶生產10761種不同的晶片,在半導體製造領域市場占有率達52%。

從2020年上半年全球前大晶圓代工營收來看,台積電的營收超過2-9名代工營收的總和。

據台媒報導,台灣三大科學園區2020年上半年營業額達13681億新台幣(約合3220億人民幣),其中將近41%由台積電貢獻。

台積電能否被超越?短暫占優勢,戰爭還沒結束

國際IT研究與顧問諮詢公司Gartner的數據顯示,先進位程將為晶圓代工市場營收貢獻越來越高的比重。

▲全球晶圓代工行業收入(億美元)

獨霸晶圓代工半壁江山的台積電,有被彎道超車的可能嗎?

台積電創始人張忠謀很謙遜,在2020年年初接受媒體採訪時提到,三星電子是很厲害的對手,目前台積電暫時占優勢,但台積電跟三星的戰爭絕對還沒結束,台積電還沒有贏。

台積電相較三星有很多優勢, 比如它是一個純粹的晶圓代工廠,相較三星這種有自己晶片設計業務的IDM廠商,更易獲得客戶的信賴;比如它的技術推進順利,繼率先征戰7nm市場後,又即將迎來5nm大規模落地。

台積電總裁魏哲家曾透露,採用台積電5nm完成的晶片tape-out數量將比7nm量產初期的同時期還要高,5nm也將成為台積電繼7nm之後、另一個重大且具有長生命周期的制程節點,預估5nm在2020年營收占比將達到10%。

但贏得市場最核心的籌碼——技術領先性——還存在變數。

痛失7nm市場的三星,已經擺足了架勢要在接下來的5nm及更先進位程的戰局中扳回一城。

接下來的戰役非常明朗,核心動作都是砸錢、擴產、搶先發。

首先,持續增加研發投入和資本支出。

早在2017年,台積電就透露計劃為3nm工藝晶片工廠投資200億美元。根據財報數據,台積電2019年研發投入近30億美元,約占全年營收的8.5%;其2020年資本開支預計將達到160億-170億美元。

台積電還在其總部旁邊正建設一個擁有8000名工程師的新研發中心,該項目的第一階段將於2021年完成,計劃研發2nm晶片。

三星則接連公布巨額支出計劃。2019年4月,三星宣布計劃在未來十年向LSI和代工領域投資總計133萬億韓元(約合1160億美元)。

同年10月,三星花費25億美元向ASML采購15台EUV光刻機。2020年1月,三星斥資33.8億美元向光刻機霸主ASML下單20台EUV光刻機,除了計劃用於7nm、5nm等邏輯晶片外,還計劃用在DRAM記憶體晶片的生產。

其次,穩步擴建生產線。

台積電稱其正擴大在首家5nm晶圓廠Fab 18的N5生產。Fab 18於2020年第二季度開始量產N5,旨在每年加工約100萬片12英寸晶圓。

此前在2020年5月,台積電和三星分別宣布新的5nm晶圓廠建廠計劃。

台積電在美國亞利桑那州新建的半導體工廠項目,將從5nm技術開始,月產能20000片晶圓,計劃2024年建成投產。

三星將在漢城南部的平澤市建造全新的5nm晶圓廠,預計在2021年下半年投產,產品主要用於5G網絡和高性能計算。

最重要的,搶占5nm市場,超越3nm研發。

今年下半年,採用台積電5nm技術的華為麒麟1020處理器和蘋果A14處理器將進入市場。Ampere Computing亦基於N5工藝製造其下一代伺服器晶片。其他被報導向台積電5nm下訂單的還有高通、AMD、聯發科、恩智浦等晶片巨頭。

2020年7月底,三星電子稱,因客戶庫存準備增長,其晶片代工業務取得了創紀錄的季度和半年度營收,還透露已開始大規模量產5nm晶片,並且正在研發4nm工藝。

按三星原定規劃,它將從2020年8月開始大規模生產三星5nm Exynos晶片。目前宣布採用三星5nm工藝制程有高通、谷歌等。但近日有報導稱,三星在5nm EUV工藝良品率方面遇到問題。

而在更先進的3nm工藝上,三星率先採用了突破性的GAA環繞柵極電晶體技術,以製造出密度更高的晶片。

台積電3nm則繼續沿用FinFET電晶體架構,到第二代3nm或2nm才會升級到GAA技術。

在今天的台積電技術研討會上,台積電分享了一些可以超越3nm的行業進展,如nanosheet、nanowire等技術,以及高遷移率通道、2D電晶體和碳奈米管等新材料,不過它並未提供關於將採用何種技術的細節。

台積電已深耕nanosheet技術超過15年,並已證明其可以生產在0.46V下工作的32Mb奈米片SRAM器件。台積電還確定了幾種適用於2D的非矽材料,它們可以將溝道厚度控制在1nm以下。另外台積電也在研究碳奈米管這種新型底材。

與此同時,無論是台積電還是三星,都在加快研發更先進的封裝技術。

結語:更先進的工藝競爭,不確定的未來

7nm、5nm、3nm、2nm……隨著先進位程節點逐漸趨於零值,新的問題正擺在先進晶片製造商們面前。

一方面,一些業內人士開始探討,是不是有更加科學合理的命名法,來取代現有晶片制程命名邏輯。

另一方面,並非所有晶片都需要追求最先進的制程工藝。晶片縮放固然有助於提高性能,但隨著晶片製造工藝不斷逼近物理極限,成本越來越高,增益卻在減少,綜合性價比未必會有競爭力。

當然無論前路存在多少不確定性,先進位程仍將是台積電、三星與英特爾這三大巨頭角逐最先進技術的戰場,或許,未來的入局者還會有中芯國際。

[custom-related-posts title=”” none_text=”None found” order_by=”title” order=”ASC”]

閱讀原文

中國公司收購英國最大晶片公司,英國政府會干預嗎?

xxx

中國第一個虛擬學生誕生,入讀北京清華大學

xxx

財經博主寧南山 / 聊聊台積電在大陸的28nm產線投資,我關注的三個點

xxx

台積電開啟史上最大規模招聘計劃

xxx

武漢弘芯遣散全體員工:半導體爛尾要結束了

xxx

梁孟松首度缺席中芯國際投資人會議,蔣尚義加入目的曝光

xxx